7 月 4 日消息，根據(jù)工商時(shí)報(bào)報(bào)道，臺(tái)積電提出了更完善的背面供電網(wǎng)絡(luò)（BSPDN）解決方案，所采用方式最直接、高效，但代價(jià)是生產(chǎn)復(fù)雜且昂貴。

為什么要背面供電網(wǎng)絡(luò)？

由于晶體管越來(lái)越小，密度越來(lái)越高，堆疊層數(shù)也越來(lái)越多，因此想要為晶體管供電和傳輸數(shù)據(jù)信號(hào)，需要穿過(guò) 10-20 層堆棧，大大提高了線路設(shè)計(jì)的復(fù)雜程度。

背面供電技術(shù)（BSPDN）將原先和晶體管一同排布的供電網(wǎng)絡(luò)直接轉(zhuǎn)移到晶體管的背面重新排布，也是晶體管三維結(jié)構(gòu)上的一種創(chuàng)新。

該技術(shù)可以在增加單位面積內(nèi)晶體管密度的同時(shí)，避免晶體管和電源網(wǎng)絡(luò)之間的信號(hào)干擾，減輕線路后端的布線擁塞并提供電源性能優(yōu)勢(shì)，增強(qiáng)芯片的可靠性。

技術(shù)難點(diǎn)

背面供電的難點(diǎn)在于需要打磨晶圓（wafer）背面，讓其薄到將近可以接觸電晶體，但同時(shí)，這樣會(huì)使晶圓剛性大打折扣，因此必須在晶圓正面鍵合一片載體晶圓（carrier wafer），來(lái)承載背面制造過(guò)程。

另外在 nTSV（納米硅穿孔）工藝中，為要確保納米級(jí)孔中銅金屬涂布均勻，也需要更多設(shè)備協(xié)助檢測(cè)。

臺(tái)積電的更為直接、高效

新悅網(wǎng)絡(luò)查詢公開(kāi)資料，全球背面供電網(wǎng)絡(luò)技術(shù)目前有 3 種解決方案：

• 英特爾的 PowerVia

• 比利時(shí)微電子研究中心（imec）的 Buried Power Rail

• 臺(tái)積電的 Super PowerRail

晶體管由四個(gè)主要組件組成，包括源極、汲極、通道和閘極。源極是電流流入晶體管的入口，而汲極是出口；通道和柵極依序負(fù)責(zé)協(xié)調(diào)電子的運(yùn)動(dòng)。

臺(tái)積電的 A16 節(jié)點(diǎn)制程技術(shù)中的電力傳輸線直接連接到源極和汲極，因此要比英特爾的背面供電技術(shù)更加復(fù)雜。臺(tái)積電表示，其決定采用更復(fù)雜的設(shè)計(jì)原因是有助于提高客戶芯片的效能。

臺(tái)積電表示在相同工作電壓（Vdd）下，使用 Super PowerRail 的 A16 節(jié)點(diǎn)運(yùn)算速度要比 N2P 快 8~10%；相同運(yùn)算速度下，功耗降低 15%~20%，芯片密度提升高達(dá) 1.10 倍。

臺(tái)積電所采用方式最直接、有效，但代價(jià)是生產(chǎn)復(fù)雜且昂貴。為反映價(jià)值，臺(tái)積電在價(jià)格方面也進(jìn)行調(diào)整，據(jù)悉先進(jìn)制程部分已成功漲價(jià)，并在明年 1 月開(kāi)始漲價(jià)，特別針對(duì) 3nm / 5nm AI 產(chǎn)品線，調(diào)整 5%～10%。